 |
V JORNADAS SOBRE COMPUTACIÓN
RECONFIGURABLE Y APLICACIONES (JCRA'2005) |
| ACTIVIDADES PLENARIAS: |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
ACTIVIDADES CRUZADAS Y RECOMENDADAS: |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
ACTIVIDADES ESPECÍFICAS DEL SIMPOSIO: |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Sesiones ciéntificas Todas las sesiones se celebrarán en el Hotel San Antón, excepto la sesión inaugural que tendrá lugar en el Palacio de Congesos
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
CONTENIDO DE LAS SESIONES CIENTÍFICAS: |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Sesión 14.3a: Arquitecturas SoC/NoC (I) Simulador compilado estático para Microblaze Diseño de una NoC en SystemC Implementación de un Codificador de Video en una NoC (Red en un Chip) Reubicación de bloques dentro de una estructura de slots para Virtex II: Aplicación a dispositivos embebidos adaptables Sesión 14.3b: Procesamiento de imagen y sistemas de visión (I) Transformación de Imágenes Omnidireccionales mediante HardwareEspecífico Convolución de Imágenes con máscaras en FPGA's Detección de movimiento en imágenes comprimidas usando la transformadaWavelet Búsqueda de imágenes patrón en secuencias de vídeo mediante un sistema hardware diseñado con lenguaje VHDL Sesión 14.4a: Aritmética y procesamiento de señal Filtro eficiente FIR-MAC para el diseño a alto nivel con Xilinx System Generator Sistema basado en PCI para la co-simulación de aplicaciones DSP y de imagen sobre FPGAs desde Matlab Implementación Eficiente de un Sumador con Cálculo de Acarreo Anticipado en FPGA Implementación eficiente en FPGA del algoritmo CORDIC para coordenadas circulares y lineales Sesión 14.4b: Control y Robótica Vehículo-Robot para Aplicaciones de Control y Visión Artificial Sistema de Transporte autónomo con GPS Sistema evolutivo de control de un brazo robot: Optimización de constantes dinámicas Implementación hardware basada en FPGAs para el control de movimiento de un tren digital mediante técnicas de procesamiento de imágenes Sesión 15.2a: Arquitecturas SoC/NoC (II) Embedded Wireless Web Server Camera Coprocesador para la Esqueletización de Huellas Dactilares Evaluación de un Algoritmo de Locomoción de Robots Ápodos en Diferentes Procesadores Empotrados en FPGA Implementación hardware de autómatas celulares. Estudio y modelado de estructuras jerárquicas de procesadores usando lógica reconfigurable y análisis de una posible aplicación Sesión 15.2b: Procesamiento de imagen y sistemas de visión (II) Implementación en FPGA de un sistema de procesamiento en tiempo real para la detección de defectos en frutos Implementación de un sistema OCR en FPGA Arquitectura para cómputo de estéreo en imágenes de alta resolución mediante hardware reconfigurable Diseño de un coprocesador hardware para segmentación de huellas dactilares Sesión 15.3a: Sistemas Bioinspirados Prototipado de ANNs con System Generator Verificación y entrenamiento de redes neuronales mediante entorno Matlab-System Generator-placa FPGA/PCI Implementación de redes neuronales en FPGA para la determinación en tiempo real de la posición de interacción en sensores de rayos gamma Implementación Hardware mediante FPGAs de Redes Neuronales Sesión 15.3b: Criptografía y seguridad Protección intelectual de las tecnologías de la información y su aplicación en circuitos reconfigurables Divisores sobre cuerpos finitos Técnicas de watermarking para sistemas basados en el RNS Coprocesador para Operaciones en un Campo Finito Optimización de Algoritmos de Cifrado en Soft Core Processors Sesión 15.4a: Reconfigurabilidad Auto-Reconfiguración sobre FPGAsJavier Castillo Villar, Iván González, Pablo Huerta, José Ignacio Martínez Un método para simplificar el diseño para reconfiguración parcial de FPGAs de Xilinx Bus-Macro compatible Wishbone para reconfiguración parcial Inter-Task Sistemas para control de la reconfiguración parcial dinámica en plataformas FPGA comerciales de grano fino Iván González, Estanislao Aguayo, Sergio Lopez-Buedo Sesión 15.4b: Comunicaciones Optimización de un Correlador de Secuencias-m mediante la Transformada Walsh Prototipo de sistema de comunicación SPI para dispositivos neuromórficos Using FPGAs for Software-Defined Radio Systems: a PHY layer for an 802.15.4 transceiver Arquitectura Web de identificación biométrica sobre FPGA para dispositivos móviles Wi-Fi Sesión 16.1a: Análisis de prestaciones, test y verificación Técnicas de medidas de circuitos asíncronos en FPGA Power Dissipation Impact of the Technology Mapping Synthesis on Field Programmable Gate Arrays Relación área-potencia en la implementación con aritmética distribuida de un Filtro FIR en FPGA Detección de Errores sobre FPGA en Sistemas de Adquisición de Datos en Física de Altas Energías Sesión 16.1b: Herramientas y experiencias educativas La enseñanza de periféricos con VHDL y lógica programable Implementación segmentada de CODE-2 en hardware reconfigurable Metodología para la realización de prácticas de codiseño Herramientas libres para trabajar con lenguajes de descripción de hardware: simulación y síntesis Sesión 16.2a: Arquitecturas y Aplicaciones específicas Diseño e Implementación de un Algoritmo de Renderización sobre Plataforma Reconfigurable Optimización y tratamiento de datos redundantes en FPGAs. Aplicación en el experimento ATLAS/LHC del CERN Implementación SystemC sintetizable de un procesador asociativo para el algoritmo de Dijkstra Máquinas de Estados Finitos con Multiplexión de Entradas: Implementación sobre bloques RAM en FPGAs Diseño e implementación de módulos de control con protocolo de comunicación Self-Timed en FPGAs Sesión 16.2b: Procesamiento de imagen y sistemas de visión (III) Automatic synthesis of vision processors on reconfigurable hardware Plataforma para el desarrollo de Sistemas de Inspección Visual Automáticos basado en Tecnologías Reconfigurables Entorno de codiseño para sistemas de procesamiento de imágenes SIRVA: Sistema Reconfigurable Remoto para Visión Artificial |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
 |